黃如，1969年11月生，福建南安人。微電子學專家，中國科學院院士、發(fā)展中國家科學院院士。1997 年起在北京大學工作，曾任北京大學黨委常委、副校長。現(xiàn)任中國共產(chǎn)黨第二十屆中央委員會候補委員、國家發(fā)展和改革委員會黨組成員、北京大學客座講席教授、國務(wù)院學位委員會委員、教育部科學技術(shù)委員會副主任委員、中國電子學會副理事長等。曾獲國家技術(shù)發(fā)明獎二等獎、國家科學技術(shù)進步獎二等獎、高等學校科學研究優(yōu)秀成果獎（科學技術(shù)）自然科學獎一等獎、北京市科學技術(shù)獎一等獎等獎勵。

黃如長期從事集成電路科學與工程的教學和研究，在新型低功耗邏輯與存儲器件、神經(jīng)形態(tài)器件及類腦計算、邊緣智能計算芯片、可靠性及電子設(shè)計自動化（Electronic Design Automation，EDA）技術(shù)等方面取得了一系列具有國際影響力的重大創(chuàng)新成果和技術(shù)突破，為我國集成電路領(lǐng)域的可持續(xù)發(fā)展奠定了堅實基礎(chǔ)。她是國際上圍柵（Gate-All-Around，GAA）器件研究的開拓者之一，創(chuàng)建了3 納米以下中國自主創(chuàng)新的器件研發(fā)技術(shù)路線。提出并研制出性能處于國際領(lǐng)先水平的圍柵器件、超陡亞閾擺幅邏輯器件、氧化鉿基鐵電存儲器等新型低功耗器件；提出并研制出超低功耗時敏人工突觸和非線性脈沖神經(jīng)元，并在此基礎(chǔ)上實現(xiàn)了多模態(tài)多尺度儲備池等類腦智能系統(tǒng)；提出異步事件驅(qū)動、存算一體等降低芯片功耗的電路技術(shù)，研制出國際領(lǐng)先的低功耗智能物聯(lián)網(wǎng)芯片；提出了漲落性/可靠性分析表征、模型與電路仿真等新方法，實現(xiàn)了納米尺度集成電路（IC）可靠性設(shè)計的 EDA 關(guān)鍵技術(shù)。上述成果形成了一整套低功耗集成電路技術(shù)，多項工作被連續(xù)列入國際半導體技術(shù)路線圖，多項成果轉(zhuǎn)移到領(lǐng)先的 IC 制造、設(shè)計和 EDA企業(yè)并應用于實際生產(chǎn)和研發(fā)中，為推動我國集成電路產(chǎn)業(yè)技術(shù)的發(fā)展作出了重要貢獻。

更新時間：2025年3月